Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V.

Steckbrief:

Name des Vorhabens:

APECS - EAS/IIS - crucial equipment: IP Schaltung eines eFPGA und PCIe für flexible I/O-Chiplets

Zeitraum:

21.10.2024 – 31.12.2027

Förderfähige Gesamtkosten:

1.850.000 €

EU-Betrag:

1.110.000 €

Ort:

Dresden

Interventions­kategorie:

004 - Investitionen in Anlagen, darunter auch Forschungsanlagen, in öffentlichen Forschungszentren und Hochschuleinrichtungen mit direktem Bezug zu Forschungs- und Innovationstätigkeiten

Förderrichtlinie:

02415 - EFRE/JTF RL Forschung InfraProNet 2021-2027 – Teil EFRE

Fördergegenstand:

2227 - Geräteausstattungen, Forschungsinfrastruktur

Spezifisches Ziel:

RSO1.1 - Entwicklung und Ausbau der Forschungs- und Innovationskapazitäten und der Einführung fortschrittlicher Technologien

Zweck und Errungenschaft:

Fortschrittliche IC-Technologie und standardisierte Schnittstellen für verbesserte Rechenleistung und Systemintegration mit PCIe und eFPGA für das Prototyping. Vergleichbare IP, die die Anforderungen erfüllt, ist in der FMD nicht verfügbar. Darüber hinaus ist ein IO-Hub-Chiplet eine entscheidende Komponente, um die Pilotlinie für produktive Anwendungsfälle zu ermöglichen.

Fonds:

EFRE